E12900 - SEMI E129 - 半導体製造設備における静電気放電（ESD）の評価と制御へのガイド

本スタンダードは，global Metrics Technical Committeeで技術的に承認されている。現版は2012年8月30日，global Audits and Reviews Subcommitteeにて発行が承認された。2012年9月にwww.semiviews.orgおよび www.semi.orgで入手可能となる。初版は2003年11月発行。前版は2009年7月発行。 　 この文書の目的は，半導体製造環境の中で静電気電荷および電界に起因した生産性への悪影響を最小にすることである｡本文書は，半導体工場全体の静電気的な両立性を確立するためのガイドである｡半導体製造に使われる装置の静電気的な両立性は，SEMI E78に述べている。 　 表面に存在する静電気電荷は，半導体製造環境の中で多くの望ましくない効果を引き起こす｡ 　 静電気放電（ESD： electrostatic discharge）は製品とレチクルに損傷を与える｡また，ESDイベントは電磁妨害（EMI： electromagnetic interference）を引き起こし，その結果，設備故障が発生する｡ 　 帯電したウェーハやレチクルの表面は微粒子を吸着（静電気吸着，ESA： electrostatic attraction）し，不良率を増やす｡ 　 静電気電荷起因の装置動作における問題や付随的に発生する製品欠陥は，半導体製造装置の所有コスト（COO： cost of ownership）へのマイナス要因となるかもしれない（SEMI E35を参照）｡ 　 静電気の数々の制御方法は，静電気を許容レベルにまで抑制するために装置設計に組み込むことができる｡本文書は，装置製造業者およびクリーンルーム設備の設計者が装置設計を行う際に，ガイドとして使用され得る｡半導体製造に使用されるシリコンウェーハやレチクルの製造業者にとっても有用である。記載された試験方法は，静電気の制御方法の有効性を明らかにするために使用される。エンドユーザは，設備の建設後や設計変更後にこれらの試験方法を用いて装置の設計仕様との適合性を検証し，工場のメンテナンス作業の一貫としての現行の適合性を検証できる｡ 　 半導体プロセス技術は，より微細化形状に向かい続けるであろう。静電気の許容可能なレベルは，製